
【2022年 题43】某CPU中部分数据通路如下图所示，其中，GPRs为通用该寄存器组；FR为标志寄存器，用于存放ALU产生的标志信息；带箭头虚线表示控制信号，如控制信号Read、Write分别表示主存读、主存写、MDRin表示内部总线上数据写入MDR，MDRout表示MDR的内容送内部总线。



请回答下列问题。

1）设ALU的输入端A、B及输出端F的最高位分别为A_{15}、B_{15}及F_{15}，FR中的符号标志和溢出标志分别为SF和OF，则SF的逻辑表达式是什么？A加B、A减B时OF的逻辑表达式分别是什么？要求逻辑表达式的输入变量为A_{15}、B_{15}及F_{15}。
2）为什么要设置暂存器Y和Z？
3）若GPRs的输入端rs、rd分别为所读、写的通用寄存器的编号，则GPRs中最多有多少个通用寄存器？rs和rd来自图中的哪个寄存器？已知GPRs内部有一个地址译码器和一个多路选择器，rd应连接地址译码器还是多路选择器？
4）取指令阶段（不考虑PC增量操作）的控制信号序列是什么？若从发出主存读命令到主存读出数据并传送到MDR共需5个时钟周期，则取指令阶段至少需要几个时钟周期？
5）图中控制信号由什么部件产生？图中哪些寄存器的输出信号会连到该部件的输入端？

第一问

SF位

【2022年 题43】1）设ALU的输入端A、B及输出端F的最高位分别为A_{15}、B_{15}及F_{15}，FR中的符号标志和溢出标志分别为SF和OF，则SF的逻辑表达式是什么？A加B、A减B时OF的逻辑表达式分别是什么？要求逻辑表达式的输入变量为A_{15}、B_{15}及F_{15}。

解析

符号位 （人的认知，机器并不知道）

操作数 $A = A_{15}\ A_{14} \cdots A_1\ A_0$

操作数 $B = B_{15}\ B_{14} \cdots B_1\ B_0$

运算结果 $F = F_{15}\ F_{14} \cdots F_1\ F_0$

符号标志SF表示运算结果F的正负

$$SF = F_{15}$$

OF位

【2022年 题43】1）设ALU的输入端A、B及输出端F的最高位分别为A_{15}、B_{15}及F_{15}，FR中的符号标志和溢出标志分别为SF和OF，则SF的逻辑表达式是什么？A加B、A减B时OF的逻辑表达式分别是什么？要求逻辑表达式的输入变量为A_{15}、B_{15}及F_{15}。

解析

符号位 （人的认知，机器并不知道）

操作数 $A = A_{15}\ A_{14} \cdots A_1\ A_0$

操作数 $B = B_{15}\ B_{14} \cdots B_1\ B_0$

运算结果 $F = F_{15}\ F_{14} \cdots F_1\ F_0$

A和B进行加法运算，当它们同号（同正或同负）时才可能产生溢出：

若A、B都为正，且运算结果为负，则产生溢出；

$\overline{A}_{15} \cdot \overline{B}_{15} \cdot F_{15} = OF$

若A、B都为负，且运算结果为正，则产生溢出；

$A_{15} \cdot B_{15} \cdot \overline{F}_{15} = OF$

$$\Rightarrow OF = \overline{A}_{15} \cdot \overline{B}_{15} \cdot F_{15} + A_{15} \cdot B_{15} \cdot \overline{F}_{15}$$

【2022年 题43】1）设ALU的输入端A、B及输出端F的最高位分别为A_{15}、B_{15}及F_{15}，FR中的符号标志和溢出标志分别为SF和OF，则SF的逻辑表达式是什么？A加B、A减B时OF的逻辑表达式分别是什么？要求逻辑表达式的输入变量为A_{15}、B_{15}及F_{15}。

解析

符号位 （人的认知，机器并不知道）

操作数 $A = A_{15}\ A_{14} \cdots A_1\ A_0$

操作数 $B = B_{15}\ B_{14} \cdots B_1\ B_0$

运算结果 $F = F_{15}\ F_{14} \cdots F_1\ F_0$

A和B进行减法运算，当它们不同号（不同正或不同负）时才可能产生溢出：

若A为正、B为负，且运算结果为负，则产生溢出；

$\overline{A}_{15} \cdot B_{15} \cdot F_{15} = OF$


若A为负、B为正，且运算结果为正，则产生溢出；

$A_{15} \cdot \overline{B}_{15} \cdot \overline{F}_{15} = OF$

$$\Rightarrow OF = \overline{A}_{15} \cdot B_{15} \cdot F_{15} + A_{15} \cdot \overline{B}_{15} \cdot \overline{F}_{15}$$

第二问

【2022年 题43】2）为什么要设置暂存器Y和Z?



解析 ALU的操作数A和B、以及运算结果F，都需要经过单总线来传送

A和B不能同时通过单总线传送给ALU，这样会造成数据冲突。


A和B需要分时通过单总线传送给ALU，这样就需要暂存器Y暂存其中一个操作数（例如A）。

当另一个操作数（例如B）通过单总线传送到ALU的另一个输入端后，会立即运算并产生运算结果F，在上述过程所在的时钟周期，单总线正被占用（操作数B），因此需要暂存器Z来暂存F。

第三问

【2022年 题43】

3）若GPRs的输入端rs、rd分别为所读、写的通用寄存器的编号，则GPRs中最多有多少个通用寄存器？rs和rd来自图中的哪个寄存器？已知GPRs内部有一个地址译码器和一个多路选择器，rd应连接地址译码器还是多路选择器?



解析


rs和rd来自图中的指令寄存器IR

解释：寄存器编号只存在于"指令"中


- **第一步：rs与rd 的本质**
  题目明确 rs、rd 是"所读、写通用寄存器的"**编号**"——它们不是数据，而是**选择信号**（相当于寄存器的"门牌号"），用来在 GPRs 内部选中某一个寄存器
- **第二步：编号只能从指令格式来**
  指令格式：**操作码 + 操作数地址。**当指令是 `ADD R2，R4` 时，"2"和"4"这两个寄存器编号就以二进制字段的形式**编码在指令字内部**
- **第三步：图中只有 IR保存当前指令**

【2022年 题43】

3）若GPRs的输入端rs、rd分别为所读、写的通用寄存器的编号，则GPRs中最多有多少个通用寄存器？rs和rd来自图中的哪个寄存器？已知GPRs内部有一个地址译码器和一个多路选择器，rd应连接地址译码器还是多路选择器？



解析






rs接什么（结合多路选择器MUX的作用来考虑）？

第四问

【2022年 题43】

4）取指令阶段（不考虑PC增量操作）的控制信号序列是什么？若从发出主存读命令到主存读出数据并传送到MDR共需5个时钟周期，则取指令阶段至少需要几个时钟周期？



解析


	控制信号	操　作
1个时钟周期	① PCout，MARin	// 将指令的地址（PC的内容）送入MAR，(PC) → MAR
5个时钟周期	② Read	// 从主存中读取PC所指向存储单元中的指令，并将其写入MDR，M[MAR] → MDR
1个时钟周期	③ MDRout，IRin	// 将MDR的内容送入IR，(MDR) → IR

综上所述，取指令阶段至少需要 7个 时钟周期

第五问

【2022年 题43】

5）图中控制信号由什么部件产生？图中哪些寄存器的输出信号会连到该部件的输入端？



解析

控制信号由控制部件CU产生

指令寄存器IR和标志寄存器FR的输出信号，会连接到CU的输入端

连接到CU输入端的信号:

- IR（指令寄存器）
- PSW（程序状态标志寄存器）
- 中断信号
- 时钟信号

参考图

